石英晶体振荡器常用的输出模式主要包含：TTL、CMOS、ECL、PECL、LVDS、Sine Wave。其中TTL、CMOS、ECL、PECL、LVDS均属于方波，Sine Wave属于正弦波。今天给大家解说到的是晶体振荡器中的三态输出技能。

大多数数字体系运用由两个状况等级0和1表明的二进制数体系。在一些特别应用中，需求第三状况（Hi阻抗输出）。TTL，HCMOS或HCMOS石英晶体振荡器供给三态输出或三态启用/禁用功用。其常见应用包含自动测验，总线数据传输。

这三种状况是低，高和高阻抗（HiZ或浮动）。高阻抗状况的输岀体现得如同它与电路断开，除了可能有小的漏电流。三态器材具有使能/禁止输入，一般在简直任何封装的引脚1上。当使能为高电平或悬空时，器材振荡（输出高电平和低电平），当引脚1接地（逻辑“0”）时，器材进入高阻态。

总线是一组通用的电线，一般用于数据传输。三态总线有几个三态输出衔接在一起。经过控制电路，除了一个总线上的一切设备都具有高阻抗状况的输出。其余器材使能，驱动高低输出总线。

三态功用的其他应用是用于自动测验设备（ATE）。几个有源晶振晶体振荡器的输出衔接在一起。对于控制电路，除了振荡器外，一切振荡器都具有高阻抗状况的输出。选择的振荡器将从计数器读出其频率。

在三态函数生效之前总会有一些推迟。此转化发生在两个转化（禁用和启用时）。从低电平开端的三态输出禁止时间是tPLZ，三态到低电平的输出使能时间是tPZL。

CMOS

上升和下降时间CMOS技能的上升和下降时间取决于其速度（CMOS、HCMOS、ACMOS、 BICMOS），石英晶体振荡的电源电压，负载电容和负载装备。CMOS 40000列的典型上升和下降时间为30ns， HCMOS为6ns，而ACMOS（ HCMOS/TTL兼容）的zui大上升和下降时间为3ns。典型的上升和下降时间在其波形水平的10％至90％之间测量。

ACMOS输出停止技能

因为ACMOS（ HCMOS/TL兼容）器材的快速转化时间，在测验或测量石英晶体振荡器电气功能特性时有必要运用正确的端接技能。端接一般用于解决电压反射问题，这实质上导致时钟波形中的步骤以及过冲和下冲。这可能导致数据的错误时钟，以及更高的EM和体系噪声。

因为PCB板上的线长度及其负载装备，还需求端接。有三种停止时钟轨迹的通用办法，行将器材的输出阻抗与线路阻抗相匹配的过程：

办法1：串联终端在串联终端中，阻尼电阻靠近时钟信号源放置。Rs的值有必要满足以下要求:Rs≥ZT-Ro

办法2：上拉/下拉电阻在上拉/下拉终端中，组合等效于迹线的特征阻抗。这可能是较干净的，而且不会发生任何反射，也会降低EMI。